




Universidad
de Jaén

T3. Sistema de Memoria:

3.2 Memoria Principal (RAM)

Fundamentos de Arquitectura de Computadores



Contenido del capítulo

- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Temporización y modos de acceso
- Tecnología DRAM
- Rendimiento de la memoria RAM
- Bibliografía

Contenido del capítulo

- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Temporización y modos de acceso
- Tecnología DRAM
- Rendimiento de la memoria RAM
- Bibliografía

Introducción


- La memoria RAM es una memoria de acceso aleatorio (acceso a cualquier posición en tiempo constante).
- Este tipo de memoria se usa tanto en los registros, como en la caché y en la memoria principal del ordenador.
- Distinguimos entre memoria RAM dinámica y estática, siendo la primera objeto de estudio de este capítulo.

Características de la Tecnología DRAM

- Un chip de memoria es también un circuito integrado
- La celda básica de almacenamiento se consigue mediante la integración de los siguientes componentes:
 - Un único transistor que actúa como “interruptor” para la corriente.
 - Un condensador cargado (1) o sin corriente (0).
- Su sencillez permite una gran capacidad de integración y a un coste bajo: memoria principal de los ordenadores.
- **Necesitan ser refrescadas:**
 - El condensador implica fugas (con valor 1): cada cierto tiempo debe regenerarse la carga.
 - *Período de regeneración o refresco* es del orden de 10 a 20 ms.


Arquitectura y Organización DRAM

- Existen dos señales especiales:
 - RAS (Row Address Strobe): *wordlines*
 - CAS (Column Address Strobe): *bitlines*
- Pasos para el acceso:
 - Selección de fila (con la dirección y la señal RAS)
 - Selección de una columna (dirección y señal CAS)
 - R/W del dato deseado.
- Las direcciones pueden estar “*multiplexadas*”: se envía primero la fila y a continuación la col.




Arquitectura y Organización DRAM (2)

- Existe un *controlador de memoria* dinámica que genera las señales con las temporizaciones adecuadas para el chip de memoria:
 - Reloj para sincronización y envío de datos.
 - Identificar cada fila y columna (RAS y CAS).
 - Llevar la cuenta de la secuencia de refresco.
 - Lectura y restauración de la señal de una celda (precarga).
 - Gestionar si una celda debe ser leída o escrita.
- Otras funciones del controlador de memoria incluyen:
 - Identificar el tipo, velocidad y
 - Detectar el tamaño de memoria
 - Chequeo de errores...



Arquitectura y Organización DRAM (3)



Contenido del capítulo

- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Temporización y modos de acceso
- Tecnología DRAM
- Rendimiento de la memoria RAM
- Bibliografía

Detección y corrección de errores

- Todos los elementos de almacenamiento están sujetos a errores, especialmente la memoria de DRAM:
 - Error duro:
 - Es un defecto físico permanente, tal que la celda o celdas afectadas no pueden almacenar datos de manera segura.
 - Las celdas quedan ancladas a 0 o a 1, o conmutando erróneamente entre 0 y 1.
 - Los errores duros pueden estar causados por funcionamiento en condiciones adversas, defectos de fabricación, y desgaste.
 - Error blando:
 - Es un evento aleatorio no destructivo que altera el contenido de una o más celdas de almacenamiento, sin dañar la memoria.
 - Estos pueden deberse a problemas de la fuente de alimentación o a pequeñas emisiones radiactivas presentes en todos los materiales.

Detección y corrección de errores (2)

- Memoria sin paridad: No realiza comprobación de errores.
- Memoria con paridad:
 - Necesita un bit adicional por cada byte de información.
 - Almacena un 1 si hay un número impar de unos y un 0 en caso contrario.
 - Evidentemente se le pueden escapar muchos errores y es imposible corregirlos.
 - En caso de detección de error normalmente aparece una interrupción que bloquea el ordenador.
 - Este tipo de comprobación no retrasa para nada el acceso a memoria.

Tipo de Módulo	Anchura de datos sin paridad	Anchura de datos con paridad
SIMM 30-contactos	8 bits	9 bits
SIMM 72-contactos	32 bits	36 bits
DIMM 168-contactos	64 bits	72 bits

Contenido del capítulo

- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Rendimiento de la memoria RAM
- Temporización y modos de acceso
- Tecnología DRAM
- Bibliografía

Rendimiento de la memoria RAM

- Recordemos dos parámetros esenciales de la memoria:
 - Ancho del bus: n° de bits que pueden enviarse simultáneamente a la CPU.
 - Velocidad del bus: número de veces que un grupo de bits pueden ser enviados por segundo.
- Adicionalmente, la eficiencia de memoria se mide según dos parámetros básicos:
 - **Latencia:** tiempo de acceso.
 - **Frecuencia de reloj:** número de ciclos por segundo.

Rendimiento de la Memoria RAM (2)


- Actualmente, la latencia se mide en función de 4 tiempos diferentes:
 - CAS (t_{CL}): indica el tiempo que tarda la memoria en colocarse sobre una columna o celda.
 - Delay RAS to CAS (t_{RCD}): Latencia entre la activación de la señal fila y de columna
 - PRECHARGE (t_{RP}): indica el tiempo que tarda la memoria en desactivar un banco o bloque de datos.
 - RAS (t_{RAS}): indica el tiempo que tarda la memoria en colocarse sobre una fila.

Rendimiento de la Memoria RAM (3)

- Los 3 primeros valores suelen ser idénticos y el cuarto la suma ± 1 (aprox.):
 - Las latencias típicas DDR2 fueron 5-5-5-15
 - Para dispositivos DDR3 son 7-7-7-20 para DDR3-1066, 7-7-7-24 para DDR3-1333, 9-9-9-27 para DDR3-1600
- Valor más representativo: **tCL**.
- Es necesario cuantificar en el contexto: Ciclos $\rightarrow$ ns.
 - $(\text{CAS}/\text{Frecuencia (MHz)}) \times 1.000 = \text{Latencia(ns)}$.
 - DDR2 a 2.133 MHz; frecuencia real 1.066 MHz; latencia CL9 ciclos = 8,4 ns.
 - DDR2 a 1.333 MHz efectivos; frecuencia de 667 MHz; latencia CL7 = 10,5 ns.


Rendimiento de la Memoria RAM

- Latencia CAS (t_{CL}): nos indica cuántos ciclos tarda la memoria en devolver el dato requerido.
- A menor latencia CAS, más eficiente será el acceso.
- Memorias DDR2 en adelante proporcionan dos datos por orden CAS.
- En memorias Burst (ver más adelante) solo se necesita una latencia “ t_{CL} ” para acceder al siguiente dato.




Rendimiento de la Memoria RAM

- Delay RAS to CAS (tRCD):
 - La memoria RAM es una matriz de datos
 - Para acceder a una celda, activamos la señal de fila y luego la de columna.
 - A menor tiempo entre estas dos señales, más rápido será el acceso.
 - También se indica como el número de ciclos entre la orden ACTIVE y la de Lectura/Escritura



Rendimiento de la Memoria RAM

- Precarga RAS (tRP): “Cierra” la fila de memoria usada para poder activar una nueva fila.
- Es la latencia trascurrida desde la orden de Precarga hasta que se puede reactivar la orden de R/W (Active)
- El tiempo que pasa entre la emisión de la orden “Precarga” y la obtención real de los datos es igual a $t_{RP} + t_{RCD} + CL$



Contenido del capítulo


- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Rendimiento de la memoria RAM
- Temporización y modos de acceso
- Tecnología DRAM
- Bibliografía

Temporización y modos de acceso



SECUENCIA DE ACCESO

1. Dirección de fila
2. Activación de RAS#
3. Retardo RAS/CAS
4. Dirección de columna
5. Activación de CAS#
6. Lectura o escritura (R/W#)




SECUENCIA DE ACCESO

Tiempo de pre-carga

Lectura destructiva

Necesita regeneración

El hardware interno regenera el dato




Tiempo de pre-carga ~ tpo. acceso

Tiempo real de acceso = tpo. de ciclo



Modos de acceso: estándar

- Tiempo de dos acceso simultáneos:
 - $T_{aa} = T_{RAS} + T_{RP} + T_{RAS}$




Modos de acceso: entrelazado

- Por bancos, módulos, chips o bloques de memoria
- Se almacenan posiciones consecutivas en distintos bloques
- Se solapan los tiempos de precarga
- Tiempo de acceso: $t_{\text{RAC}} + (M \cdot t_{\text{Sel}})$, donde t_{Sel} es el tiempo de conmutación entre módulos




Entrelazado

- Dirección memoria:
 - Un conjunto de bits indica el módulo
 - El resto indica la posición dentro de ese módulo.
- Entrelazado de una memoria de 2^{20} palabras en $2^6 = 64$ módulos



Entrelazado de Memoria



2⁵=32 direcciones de memoria

2²=4 módulos de 2³=8 posiciones

Entrelazado Superior

Entrelazado Inferior




Ej: Entrelazado de Memoria Inferior

Con Entrelazado Inferior

$N=2^n$ direcciones

$M=2^m$ módulos

$2^{(n-m)}$ direcciones/módulo




Permite acceder concurrentemente a M direcciones, con lo que soporta el uso de *strides* en los accesos a memoria

Modos de acceso: modo página

- Acceden rápidamente a direcciones en la misma fila:
 - No intervienen los retardos de RAS
 - Limitan su acceso a la señal CAS
 - El acceso al primer dato es estándar
- Los chips se organizan por páginas
 - Cada página se corresponde con un número de fila
 - El tamaño de cada página es igual al número de columnas
- Mientras no se cambie de página no necesitamos volver a presentar la dirección de fila (RAS no cambia).

Modos de acceso: Modo Página (2)



Modos de acceso: modo “Burst”

- Un acceso usual a memoria leerá una palabra completa (32 ó 64 bits).
- Al almacenar datos consecutivamente, se permite paralelizar el acceso: técnica del **entrelazado superior**.
- Es por tanto una “fusión” entre el modo página y el entrelazado.
- La señal #CAS tiene un incremento automático

Contenido del capítulo


- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Rendimiento de la memoria RAM
- Temporización y modos de acceso
- Tecnología DRAM
- Bibliografía

Tecnologías DRAM: Acceso más eficiente

- **Fast Page Mode (FPM):** Funciona en modo página y se solapan algunos tiempos de trabajo ciertos buffers internos.
- **Extended Data Out (EDO):** Físicamente igual a la FPM. Pequeñas optimizaciones en el manejo de las señales de control y a la inclusión de registros a la salida de los bloques.
- **Synchronous DRAM (SDRAM):** las señales RAS y CAS se sincronizan con la velocidad de comunicaciones del bus del sistema. Permite un diseño simplificado.
- **Double Data Rate Synchronous DRAM (DDR-SDRAM):** capaz de leer datos tanto en el flanco de subida como en el de bajada del ciclo del reloj del sistema, duplicando la velocidad de transferencia de datos.
 - DDR2 → Multiplica la velocidad de acceso x 2 + dual channel.
 - DDR3 → Multiplica la velocidad de acceso x 8 + triple channel.

Tecnologías DRAM (2): DDR SDRAM

- Físicamente incompatibles entre ellos
 - Llevan la muesca para introducirlos en la ranura DIMM en diferente posición.
 - Diferentes voltajes de funcionamiento
- La velocidad de reloj de E/S y la reducción de voltaje son la principal mejora en las distintas versiones:
 - RAM DDR: 400MHz - 200Mhz E/S—3200 MB/s
 - DDR2: 1200Mhz - 800 Mhz E/S— 9600 MB/s
 - DDR3: 2200 Mhz —1200 Mhz E/S—18000 MB/s
- <http://www.hardwaresecrets.com/article/167>



Tecnologías DRAM (3): Modos DDR

- **Single Memory Channel:**
 - Los módulos de memoria intercambian información con el bus por un sólo canal.
 - Hay un único banco de slots (DDR).
- **Dual Memory Channel:**
 - Se reparten los módulos de memoria entre los dos bancos de slots diferenciados en la placa base.
 - Pueden intercambiar datos con el bus a través de dos canales simultáneos, uno para cada banco (DDR – DDR3).
- **Triple Memory Channel:**
 - Actual para Intel Core i7.
 - Los módulos de memoria se reparten de 3 en 3 (DDR3).
 - 6 slots de memoria para una sola CPU.
 - Mayor ancho de banda.




Tecnologías DRAM (4): DDR2

- Son capaces de trabajar con 4 bits por ciclo:
 - 2 bits de ida y 2 bits de vuelta en un mismo ciclo (flanco de reloj): uso de un buffer para el envío/escritura de datos.
 - Se mejora sustancialmente el ancho de banda potencial bajo la misma frecuencia de una DDR SDRAM tradicional.
- Mayores latencias que las DDR convencionales



Tecnologías DRAM (5): DDR3 y DDR4

- Permite transferencias de datos 8 veces más rápido.
- No hay reducción en latencia: más alta proporcionalmente.
- DDR3 permite usar integrados de 512 megabits a 8 gigabytes: módulos de hasta 16 GB.
- Nueva tecnología DDR4:
 - Mayor número de pines (288): No compatible
 - Voltaje menor (1.2 ~ 1.05V) frente a DDR3 (1.2 ~ 1.5V).
 - Frecuencia de reloj desde 2133 MHz hasta 3.2GHz



Memoria de Video: VRAM

- Video Random Access Memory (VRAM) es un tipo de memoria RAM que utiliza el controlador gráfico para poder manejar toda la información visual que le manda la CPU del sistema.
- La principal característica de esta clase de memoria es que es accesible de forma simultánea por dos dispositivos (CPU y Tarjeta Gráfica).
- Es posible que la CPU grabe información en ella, mientras se leen los datos que serán visualizados en el monitor en cada momento.
- Existen distintos tipos de memoria VRAM, siendo la más extendida **GDDR-SDRAM**
- Actualmente se trabaja con GDDR5 (20 GB/s con 32 bits): incluida en PS4.

Contenido del capítulo

- DRAM: Introducción, arquitectura y organización
- Detección y corrección de errores
- Rendimiento de la memoria RAM
- Temporización y modos de acceso
- Tecnología DRAM
- Bibliografía

Bibliografía

- Patterson y Hennessy: Estructura y Diseño de Computadores. Capítulo 5.
- Murdocca y Heuring: Principios de Arquitectura de Computadoras: Capítulo 7.
- HP: Memory technology evolution: an overview of system memory technologies. Technology brief, 7th edition